(19) 日本国特許庁(JP)

(12) 特 許 公 報 (B2)

(11)特許番号

第2988045号

(45)発行日 平成11年(1999)12月6日

(24) 登録日 平成11年(1999) 10月8日

(51) Int.Cl.⁸

識別記号

FΙ

H01L 25/08

В

25/07 25/18

H01L 25/065

請求項の数4(全 4 頁)

(21)出願番号

特願平3-234307

(22)出顧日

平成3年(1991)9月13日

(65)公開番号

特開平5-75014

(43)公開日

平成5年(1993)3月26日

審查請求日

平成10年(1998) 5月6日

(73)特許権者 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1

番1号

小宮山 武司 (72)発明者

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 井桁 貞一

> 審查官 川真田 秀男

(58)参考文献 特開 昭61-22660 (JP, A)

特開 平5-29537 (JP, A)

(58)調査した分野(Int.Cl.⁶ , DB名) H01L 25/04

(54) 【発明の名称】 ペアチップの構造およびペアチップの実装構造

(57)【特許請求の範囲】

【請求項1】 ベアチップの一方の主面に設けられた接 続端子を除く基板面に絶縁膜を施して、前記接続端子に 接続した導体パターンを上記絶縁膜の表面に形成して前 記べアチップの他方の主面に延在せしめたことを特徴と するベアチップの構造。

【請求項2】 請求項1記載の複数のベアチップを積層 したベアチップの実装構造であって、

第1のベアチップの一方の主面に設けられた導体パター ンと第2のベアチップの他方の主面の対応する位置に設 10 ベアチップ毎に独立した外部リードを設けて配線基板と けられた導体パターンとを重ねて接続した形で配線基板 上に実装したことを特徴とするベアチップの実装構造。

【請求項3】 請求項1記載のベアチップの実装構造で あって、

上記接続端子の設けられた一方の主面を上向きにして他

方の主面に延在された導体パターンを配線基板上にあら かじめ形成されたフットパターンに接続することを特徴 とするベアチップの実装構造。

【請求項4】 配線基板上に一方の主面から他方の主面 に表裏導通導体を設けた貫通孔を有する複数のベアチッ <u>プを積層してなり、</u>

隣接した上方に位置するベアチップの貫通孔下面の接続 端子を下方に位置するベアチップ上面の接続端子に直接

の接続を行うようにしたことを特徴とするベアチップの 実装構造。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、各種電子機器の回路構

成用に使用されるプリント板ユニットの半導体チップ実 装構造に関する。

【0002】最近、ハンディータイプの端末機、ワード プロセッサー, パーソナルコンピューター等の電子機器 は更に小型化と多くの機能が要求されるに伴い、これら の機器に装着されるプリント板ユニットには多数個の半 導体装置を高密度に実装することが必要となっている。

【0003】そのため、プリント板ユニットの小型化が はかれる半導体チップ本体(以下ベアチップと略称す る)をプリント配線基板(以下配線基板と略称する)へ 10 直接表面実装しているが、これらベアチップを立体的に 高密度実装することができる新しい半導体チップの実装 構造が要求されている。

[0004]

【従来の技術】従来広く使用されている半導体の実装構 造は、図4(b) に示すように例えば四方向フラットリー ドパッケージタイプ (QFP) の半導体装置2において は、半導体素子2-3 と導通してパッケージ2-1 の側面よ り突出させて配列した複数本のリード2-2 と対応する位 置に微細幅のフットパターン1-1 を複数個枡形に配列し た配線基板1に、前記半導体装置2のリード2-2 と当該 フットパターン1-1 を位置合わせして配線基板 1 に半導 体装置2を載置し、リフローボンディング等により前記 フットパターン1-1 に施した図示していない半田を溶融 して、図4(a) に示すように配線基板1の主面に多数個 の半導体装置2が表面実装されている。

[0005]

【発明が解決しようとする課題】以上説明した従来の半 導体装置の実装構造で問題となるのは、第4図(b) に示 すように配線基板1の表面に形成されたフットパターン 30 1-1 と半導体素子2-3 を覆ったパッケージ2-1 のリード 2-2 を接合することにより多数個の半導体装置 2 が実装 されているから、この実装される半導体装置2の外形寸 法はパッケージ2-1 により大きくなって実装される配線 基板1も大きくせねばならぬので装置の小型化を阻むと いう問題が生じている。

【0006】また、半導体素子2-3 を覆うパッケージ2-1 により半導体装置2が重くなってプリント板ユニット の重量が増加するという問題も生じていた。本発明は上 記のような問題点に鑑み、ベアチップを積層して配線基 40 面から露出した前記接続端子12-1aと導通させて当該接 板に実装することによりプリント板ユニットの小型化と 軽量化をはかることができる新しい半導体チップの実装 構造の提供を目的とする。

[0007]

【課題を解決するための手段】上記目的を達成するため に、請求項に記載の発明は図1に示すように、ベアチッ プの一方の主面に設けられた接続端子を除く基板面に絶 縁膜を施して、前記接続端子に接続した導体パ<u>ターンを</u> 上記絶縁膜の表面に形成して前記ベアチップの他方の主 面に延在せしめたベアチップベアチップを提供する。ま た図2に示すように、配線基板上に一方の主面から他方 の主面に表裏導通導体を設け た貫通孔を有する複数の ベアチップを積層してなり、隣接した上方に位置するべ アチップの貫通孔下面の接続端子を下方に位置するベア チップ上面の接続端子に直接接続すると共に、ベアチッ プ毎に独立した外部リードを設けて配線基板との接続を 行うようにしたベアチップを提供する。

[8000]

【作用】本発明では、ベアチップ12の基板12-1表面に絶 縁膜13を施して、その絶縁膜13より露出した接続端子12 -1 a と導通して他方の面の当該接続端子12-1 a と対応す る位置まで導体パターン14を配線し、この導体パターン 14と他のベアチップ12に形成された接続端子12-1 a を接 続することで複数個が積層されるから、その最下層に位 置する該ベアチップ12の該接続端子12-1 a とプリント配 線基板1のフットパターン1-1 と接続することにより、 配線基板1に形成されたそれぞれのフットパターン1-1 に対して複数個のベアチップ12が実装されてプリント板 ユニットの小型化と軽量化をはかることが可能となる。

[0009]

20

【実施例】以下図1~図3 について本発明の実施例を詳 細に説明する。図1は第一実施例による半導体チップの 実装構造を示す側断面図、図2は第二実施例の実装構造 を示す側断面図、図3は第二実施例に使用するベアチッ プのスルーホール形成方法を説明する工程順側断面図を 示し、図中において、図4と同一部材には同一記号が付 してあるが、その他の12は第一実施例の実装構造に使用 するベアチップ、22は第二実施例の実装構造に使用する ベアチップである。

【0010】ベアチップ12は、図1に示すように単結晶 シリコン等よりなる薄い基板12-1の中央部に半導体素子 の集積回路を形成して、周縁に集積回路から引き出され た複数個の接続端子12-1 a が配設された半導体装置の素 子本体である。

【0011】上記部材を使用した第一実施例による半導 体チップの実装構造は、図1(a) に示すようにベアチッ プ12の基板12-1の一方の面に形成された接続端子12-1 a を除く全表面に絶縁樹脂よりなる絶縁膜13を施すことに より当該接続端子12-1 a を露出させ、この絶縁膜13の表 続端子12-1 a と対応する位置の他方の面までエポキシ系 の導電性塗料により導体パターン14を形成する。

【0012】そして、上記接続端子12-1aを同一方向に して複数個のベアチップ12とTABによりリード12-2を 設けたベアチップ12'とを、導体パターン14と接続端子 12-1 a またはそれぞれの導体パターン14を接続してベア チップ12, 12'の積層体を形成し、この積層体の接続端 子12-1 a を上向きにして最下層に位置する該ベアチップ 12'のボンディング等により配線されたリード12-2をプ 50 リント配線基板1のフットパターン1-1 へ結合すること

により実装する。

【0013】また、図1(b)に示すように接続端子12-1 aを同一方向にして複数個の上記ベアチップ12を導体パターン14で接続して積層し、この積層体の上記接続端子12-1 aを下向きにして最下層に位置する該ベアチップ12の接続端子12-1 a,または当該導体パターン14と配線基板1のフットパターン1-1 を導電性接着剤15により結合して実装する。

【0014】第二実施例に使用するベアチップ22の形成 方法は、図3(a)に示すように単結晶シリコンより例えば400μmの板厚に成形したベアチップの基板22-1の一方の面にエッチングレジスト22-4を塗布し、表裏導通を必要とする位置に例えば100μm径の当該エッチングレジスト22-4を除去して、真空槽内でエッチングにより図3(b)に示す如く100μm径で深さ320μmのスルーホール22-1bを穿設し、図3(c)に示す如く前記エッチングレジスト22-4を除去した後に、蒸着等によりスルーホール22-1b内に表裏導通導体22-1dを充填するとともに入り口に150μm径の電極パッド22-1cを形成する。

【0015】そして、図3(d)に示すように表裏導通導体22-1 dが充填された基板22-1の下面,即ち電極パッド22-1 cに対して反対側の面を100μm研磨することにより表裏導通導体22-1 dの端面を露出させ、その後にこの基板22-1の表面に半導体素子の集積回路を形成してそれぞれの接続端子に複数本の微細なリードをATBによって配線するとともに、上記電極パッド22-1 cの上,または表裏導通導体22-1 dを端面に半田等による接続パンプを形成している。

【0016】このベアチップ22を使用した第二実施例による半導体チップの実装構造は、図2に示すようにリー

ド22-2の配線側を同一方向にして表裏導通導体22-1 dの接続バンプ22-3により複数個のベアチップ22を接続して 積層し、この積層されたベアチップ22のリード22-2を上 向きにして最下層のベアチップ22を接着剤等により配線 基板1に固着して、各ベアチップ22のリード22-2をボン ディング等により前記配線基板1のフットパターン1-1

[0017]

に接続している。

【発明の効果】以上の説明から明らかなように本発明によれば極めて簡単な構成で、配線基板に形成されたそれぞれのフットパターンに対して複数個のベアチップが実装されるからプリント板ユニットの小型化と軽量化をはかることができる等の利点があり、著しい経済的及び、信頼性向上の効果が期待できる半導体チップの実装構造を提供することができる。

【図面の簡単な説明】

【図1】 本発明の第一実施例による半導体チップの実 装構造を示す拡大側断面図である。

【図2】 第二実施例の実装構造を示す拡大側断面図で 20 ある。

【図3】 第二実施例に使用するベアチップのスルーホール形成方法を説明する工程順側断面図である。


【図4】 従来の半導体実装構造を示す斜視図である。 【符号の説明】

1 は配線基板、1-1 はフットパターン、12, 12',22はベアチップ、12-1, 22-1は基板、 12-1 a, 22-1 a は接続端子、12-2, 22-2はリード、13は絶縁膜、14は導体パターン、15は導電性接着剤、22-1 b はスルーホール22-1 a、 22-1 c は電極パッド、22-1 d は表裏導通導体、22-3は接続パンプ、22-4はエッチン

【図1】


グレジスト、

第一欠施例による半路体チップの実装構造を不了拡大例数面図





【図2】

第二史施例《史表構造七示木校大创新面图



【図4】 従来の半準体を装換進e示す料提図





【図3】

第二条統例に使用するペアナップのスルーネール形成方法を 説明する工程機制が面図

